요약본 출원의 실시예에 따라, ARIA 라운드 연산을 위한 가속기가 제공된다. 상기 가속기는 입력 데이터 및 라운드 키에 대해 합산하는 키 덧셈부; 짝수 라운드 또는 홀수 라운드에 따라 상기 키 덧셈부의 출력에 대한 바이트 단위로 정렬을 수행하는 제1 정렬부; 상기 짝수 라운드 또는 상기 홀수 라운드에 따라 상이하게 치환 계층에 따른 연산을 수행하여 상기 제1 정렬부의 출력을 치환하는 S-박스 연산부; 상기 짝수 라운드 또는 상기 홀수 라운드에 따라 상기 S-박스 연산부의 출력에 대해 상기 정렬과 반대되는 역정렬을 수행하는 제2 정렬부; 복수의 XOR 게이트를 포함하고, 확산 계층 중 일부에 따른 연산을 수행하여 상기 제2 정렬부의 출력을 확산시키는 부분 확산부; 및 상기 부분 확산부의 출력을 비트 연결하는 출력부를 포함할 수 있다.
