- 요약 본 발명의 일 실시예에 의한 DRAM 소자는 상면 및 상면에 수직하게 돌출된 돌출부를 포함하도록 마련되는 기판, 돌출부의 일측벽 상에 마련되는 제1 트랜지스터, 돌출부의 타측벽 상에 마련되는 제2 트랜지스터를 포함하고, 제1 트랜지스터의 드레인과 제2 트랜지스터의 게이트가 연결되는 것을 특징으로 할 수 있다.
- 대표 청구항
-
대표 도면
-
전략기술 분류
반도체
Semiconductor - 출원번호 1020250058122 KIPRIS
- 출원일 2025-05-02
- 공개번호
- 공개일 2025-10-16
- 등록번호 1028724660000
- 등록일 2025-10-14
- 우선권 번호
- 우선권 국가
- 우선권 주장일
- 현재 상태
- 현재 권리자
- IPC 코드 H10B 12/00|H10D 84/83|H10D 30/67
NRF-TCC AI 요약 뉴스레터 구독
NRF-TCC AI가 요약해주는 최신 기술이전 동향, 특허 정보, 수익화 프로그램 소식을
매주 월요일 10시에 이메일로 받아보세요.
Copyright ⓒ 한국연구재단 기술사업화센터 (NRF-TCC) All rights reserved.