• 요약 본 발명의 3차원 적층형 비휘발성 메모리 소자는 읽기 트랜지스터, 및 상기 읽기 트랜지스터의 상부에 적층된 쓰기 트랜지스터를 포함하는 메모리 셀; 상기 쓰기 트랜지스터의 게이트 단자에 접속되는 쓰기 워드라인; 상기 쓰기 트랜지스터의 소스 단자에 접속되는 쓰기 비트라인; 상기 읽기 트랜지스터의 소스 단자에 접속되는 읽기 워드라인; 및 상기 읽기 트랜지스터의 드레인 단자에 접속되는 읽기 비트라인;을 포함하고, 상기 읽기 트랜지스터는 리세스 채널(Recessed channel) 구조를 가지고, 상기 읽기 트랜지스터의 반도체층 및 게이트 전극 사이의 절연층은 강유전성 물질을 포함하고, 상기 읽기 트랜지스터의 반도체층은 산화물 반도체 물질을 포함할 수 있다.
  • 대표 청구항
  • 대표 도면
  • 전략기술 분류 반도체
    Semiconductor

  • 출원번호 1020250064080 KIPRIS
  • 출원일 2025-05-16
  • 공개번호 1020250165234
  • 공개일 2025-11-25
  • 등록번호
  • 등록일
  • 우선권 번호
  • 우선권 국가
  • 우선권 주장일

  • 현재 상태
  • 현재 권리자
  • IPC 코드 H10B 51/30|H10B 51/20|H10B 51/50|H10D 64/68|H10D 30/69