• 요약 본 발명은, 상면으로부터 제1 방향으로 돌출되며, 서로 이격되는 돌출부들을 포함하는 기판; 상기 기판의 상면을 따라 배치되는 제1 버퍼층; 및 상기 제1 버퍼층 상에 배치되는 자성체층; 을 포함하고, 상기 자성체층은 상기 돌출부들을 따라 절곡되는 나노 구조 영역을 포함하는 자기 메모리 장치를 제공한다.
  • 대표 청구항
  • 대표 도면
  • 전략기술 분류 반도체
    Semiconductor

  • 출원번호 1020250130130 KIPRIS
  • 출원일 2025-09-11
  • 공개번호 1020250143072
  • 공개일 2025-09-30
  • 등록번호
  • 등록일
  • 우선권 번호
  • 우선권 국가
  • 우선권 주장일

  • 현재 상태
  • 현재 권리자
  • IPC 코드 H10N 50/10|H10N 50/80|H10N 50/85|H10B 61/00|G11C 11/16